#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 01186601 A

(43) Date of publication of application: 26.07.89

(51) Int. CI

n n e d

H01C 7/02

(21) Application number: 63006146

(22) Date of filing: 14.01.88

(71) Applicant:

**MURATA MFG CO LTD** 

(72) Inventor:

YONEDA YASUNOBU SHIMABARA YUTAKA SAKABE YUKIO

----


## (54) V2O3 CERAMICS RESISTOR ELEMENT

#### (57) Abstract:

PURPOSE: To utilize a resistor element as a restriction element for a high current and high power by making a resistor element a laminated body made by alternately laminating ceramics layers and inner electrodes.

CONSTITUTION: In a resistor element 1,  $V_2O_3$  ceramics layers 2 and inner electrodes 3 conducted to outer electrodes are alternately laminated, while end faces 3a of the inner electrodes 3 are exposed. The laminated body 4 is sintered. Accordingly, heat from each inner electrodes 3 is conducted almost equally to the central part as well as to the outside of the laminated body 4 and temperature rise due to self-heating of the resistor element 1 comes to be almost equal both inside and outside. Further, at the time of cooling, temperature almost equally fall inside and outside. Thereby, histeresis can be made small and, as a result, the resistor element can be utilized as a restriction element for a current and highpower.

COPYRIGHT: (C)1989,JPO&Japio



## ⑲ 日本国特許庁(JP)

① 特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 平1-186601

⑤Int. Cl. ⁴

識別記号

庁内整理番号

❸公開 平成1年(1989)7月26日

H 01 C 7/02

7048-5E

審査請求 未請求 請求項の数 2 (全4頁)

図発明の名称 V₂O₂系セラミクス抵抗体素子

②特 願 昭63-6146

②出 願 昭63(1988)1月14日

⑫発 明 者 米 田 康 信 京都府長岡京市天神 2 丁目26番10号 株式会社村田製作所

内

烟発 明 者 島 原 豊 京都府長岡京市天神 2 丁目26番10号 株式会社村田製作所

内

⑫発 明 者 坂 部 行 雄 京都府長岡京市天神2丁目26番10号 株式会社村田製作所

内

加出 願 人 株式会社村田製作所

四代 理 人 弁理士 下 市 努

京都府長岡京市天神2丁目26番10号

#### 明福

#### 1. 発明の名称

V。O。系セラミクス抵抗体素子

#### 2. 特許請求の範囲

(1) 所定の温度で導体から絶縁体に転移する抵抗特性を有する V。 O。 系セラミクス抵抗体素子において、上記抵抗体素子が、セラミクス層と外部電極に導通される内部電極とを交互に積層してなる積層体であることを特徴とする V 。 O。 系セラミクス抵抗体素子。

(2) 上記積層体が、上記内部電極が形成された セラミクス層を複数積層し、一体焼結してなる焼 結体であることを特徴とする特許請求の範囲第1 項記載のV。O:系セラミクス抵抗体素子。

#### 3. 発明の詳細な説明

### (産業上の利用分野)

本発明は、 V: O: を主成分とする半導体セラミクスからなる P T C 抵抗体素子に関し、特に耐 熱衝撃性を向上するとともにヒステリシスを抑制 することにより、大電流、大電力用の制限素子と して採用できるようにしたV:O; 系抵抗体業子に関する。

#### (従来の技術)

このような抵抗体素子としては、従来、例えば第4個に示す構造のものが一般的である。この抵抗体素子10は、丸棒状のV20、系半導体素子11の外周面にガラス材12をコーティングし、両端面にCu製電極13を形成し、これに端子13aを接続して構成されている。

#### [発明が解決しようとする問題点]

しかしながら、上記従来のV、O、系セラミクスからなるPTC抵抗体案子は、一般的に、丸棒

## 特開平1-186601(2)

状に形成されていることから、印加電流値が大きくなり、自己発熱によって急激に温度上昇した場合、紫子内の温度分布が不均一となり、その温度分布が不均一となり、耐熱衝撃性が低いという問題がある。また、上記抵抗体業子は、温度上昇時の往路と温度下降時の復路とでは別のとないが特性曲線を描くという問題もある。このことがら、上記従来のVェ〇ュ系抵抗体業子を大電流、大電力用の制限者として保用するには、実用上の制約が大きく、適用範囲が狭いという問題点がある。

本発明の目的は、上記熱衝撃によるクラック等の発生及びヒステリシスを抑制することにより、 大電流、大電力用の制度素子として採用できる V \*\*O\*\*\* 系セラミクス抵抗体素子を提供することに ある。

#### (問題点を解決するための手段)

そこで本発明は、V<sub>2</sub>O:系セラミクス抵抗体 素子において、核抵抗体素子を、V<sub>2</sub>O:系セラ

る大きな温度差を解消できるから、それだけクラックの発生を防止でき、耐熱衝撃性を向上できる。 また、上記抵抗体素子の温度の上昇、下降を均一 にできることから、ヒステリシスを大幅に小さく でき、その結果電流、大電力用の制限素子として 利用できる。

#### (実施例)

以下、本発明の実施例を図について説明する。 第1図及び第2図は本発明の一実施例による V 101系セラミクス抵抗体素子を説明するための 図である。

図において、1は本実施例のV。〇。系セラミクス抵抗体素子であり、これの外形は、幅1mm.高さ0.5 mm. 長さ1.5 mm程度の直方体状のものである。この抵抗体素子1は、V。〇。を主成分とするセラミクス階2とタングステン(W)からなる内部で極3とを交互に積層して、一体焼結された焼結体4の両側面4a.4bにCuからなる外部で極5を被揮形成して構成されている。なお、上記焼結体4の上、下面部分はダミーとしてのセ

ミクス層と、外部電極に導通される内部電極とを 交互に積層してなる積層体としたことを特徴とし ている

ここで、本発明における上記積層体は、例えば 上記内部電極が形成されたセラミクス層を複数積 層するとともに、これの一側面、及び他側面に上 記内部電極の端面を露出させ、これを一体旋結す ることによって実現できる。なお、該焼結体の内 部電極が露出された両側面に、該内部電極に接続 される外部電極を形成してもよい。

#### (作用)

本発明に係るV』〇』系セラミクス抵抗体素子によれば、該抵抗体素子をセラミクス層と内部電極とを交互に積層してなる積層体としたので、該各内部電極からの熱が積層体の中心部、外部とも略同一に伝わり、該抵抗体素子の自己発熱による温度上昇は内部、外部とも略均一に行われることになり、また冷却時においても温度は内部、外部とも略均一に下降することになる。従って、従来の抵抗体素子に生じていた中心部と外部とに生じ

ラミクス暦6で覆われている。

また、上記各内部電極3の端面部3 a は、焼結体4の一側面4 a と他側面4 b とに交互に源出されており、これ以外の部分は上記焼結体4 内に埋設されている。これにより、上記各内部電極3 は外部電極5 に接続されている。

次に本実施例のV : O : 系セラミクス抵抗体素子1の製造方法について説明する。

- ① まず、粉砕を充分に行って得た平均粒径 3 μ m 以下の V : O : の粉末に微量の C r : O : の粉末を添加するとともに、これに有機パインダー、及び溶剤としてのトルエンを混合してスラリー状のセラミクス材料を生成する。
- ② 次に、上記セラミクス材料をドクターブレード法によって、所定の均一厚さのグリーンシートに成形した後、乾燥させて所定の大きさにカッティングする。
- ③ そして、上記グリーンシートの上面にベースト状のWを所定のパターン形状(後述の切断時に、第2図に示すように、電極の一辺部分3aの

みが外縁まで延び、他の辺部分は内方に位置する形状)にスクリーン印刷して多数の内部電極3が各グリーンシートを挟んで対向するように積層し(第2図参照)、さらにこの積層されたシートの上、下にダミーとしてのセラミクスシートを重ねて積層体を成形する。次に、その積層体をプレスによって積層体を成形する。するとこのでにより、内部電極3は、接積層体の両側面にに対する部分3aのみが外方に露出し、残りの部ととはより、内に埋設され、一体化されることとなる。

11

14

④ 次に、上記所定寸法に切断された租場体を、Nェ 雰囲気中で1000セ×3川r 加熱し、バインダーを燃焼、焼失させる脱バインダー処理を行った後、続いて1600セ×3Hr 焼成し、焼結体4を生成する。しかる後、上記焼結体4の両側面、つまり内部電極3の露出面にベースト状のCu膜を塗布した後、これをHェ/Nェ 雰囲気中で950 セ×30min 焼き付けて外部電極5を成形する。これにより本実施例

のV,O,系セラミクス抵抗体素子」が製造される。

次に本実施例の作用効果について説明する。

本実施例のVIOI系セラミクス抵抗体案子1によれば、セラミクス層2と内部電極3とを交互に根層することにより、統結体4の内部に然伝導性の良いW製内部電極3を多数、均一に介在させたので、統結体4の中心部、外部とも略同時に自己発然を超こすことから、該統結体4の温度は内部、外部とも略均一に上昇することになる。その結果、従来の抵抗体第一に下降することになる。その結果、従来の抵抗体策差を解消できるから、クラックの発生を回避でき、それだけ耐熱衝撃性を向上できる。

また、上記抵抗体業子!の自己発熱による温度の上昇、下降を均一にできるので、温度上昇時の住路と下降時の復路とにおける抵抗特性の差を小さくできるから、その分ヒステリシスを抑制でき、その結果大電流、大電力用の温度制限素子として

の採用が可能となる。

さらに本実施例では、上記 V ェ O ェ と C r ェ O ェ との混合物の平均粒径が 3 μ m 以下となるようにしたので、この点からもヒステリシスを抑制できる効果が得られる。

第3図は、本実施例によるV。O。系セラミクス抵抗体素子1のヒステリシス抑制効果を説明するための温度と抵抗値との関係の実験結果を示す特性図である。

この実験では、本実施例により製造された抵抗体素子1と比較するために、第4図に示すような従来のVェOュ系抵抗体素子10を採用した。この抵抗体素子10は、大きさ10~20 mm ≠ ,0.1~0.05 QのV。O,系半導体素子11の外間面にガラス材12をコーティングし、核半導体素子11の両側面にCu製電極13を形成し、これに端子13 aを接続して構成されている。

第3図(a)は本実施例の抵抗体素子1,第3図(b)は従来の抵抗体素子10の特性図を示す。同図からも明らかなように、従来の抵抗体素子10は、

柱路と復路とでは30℃の差があるのに対して、 本実施例の抵抗体素子1は、5℃の差しか生じて おらず、ヒステリシスを大幅に小さくできている ことがわかる。

次に、上記両者を熱サイクルテストにかけて、特性良品率を調べた。この熱サイクルテストは、25℃の常温時における抵抗値を基準として、各抵抗体素子1,10を0℃から100℃まで加熱し、さらに100℃から0℃まで冷却する工程を1サイクルとし、これを1000サイクル綴り返した後測定した抵抗値が、上記基準抵抗値の±5%以内のものを良品とする判定基準を設定して行った。その結果、従来の抵抗体素子10は、良品率は僅か3%に過ぎなかったのに対して、本実施例の抵抗体素子1は良品率97%であった。

なお、上記実施例では、グリーンシートに電極を形成したものを積層するようにしたが、本発明の抵抗体素子はこの方法に限られるものではない。例えばフィルム上にベースト状のセラミクスをスクリーン印刷法により形成し、これの上に電極を

## 特開平1-186601 (4)

スクリーン印刷し、これを順次繰り返して積層体 を形成してもよい。

#### (発明の効果)

以上のように本発明に係る V : O : 系セラミクス低抗体素子によれば、該抵抗体素子をセラミクス層と内部電極とを交互に積削してなる積層体としたので、耐熱衝撃性を向上できるとともに、ヒステリシスを抑制できるから、大電流、大電力用の制限素子として利用できる効果がある。

#### 4. 図面の簡単な説明

第1回は本発明の一実施例による V: O: 系セラミクス抵抗体業子を説明するための断面正面図、第2回はその内部電極が形成されたセラミクス層の積層状態を示す分解料視図、第3回(a)及び第3回(b)はそれぞれ本実施例、従来例の温度と抵抗値との関係を示す特性図、第4回は本実施例の効果を説明するための実験に採用した従来のPTC抵抗体素子を示す断面正面図である。

図において、1はV<sub>2</sub>O<sub>3</sub> 系セラミクス抵抗体 表子、2 はセラミクス層、3 は内部電極、4 は焼 結体(積層体)、5は外部電極である。

特許出願人 株式金社 村田製作所

代理人 弁理士 下市 努

